DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

00010272

MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES

PUB. NO.: **51-121272** [JP 51121272 A] PUBLISHED: October 23, 1976 (19761023)

INVENTOR(s): UENO ATSUSHI

ISHIHARA TAKESHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese

Company or Corporation), JP (Japan) APPL. NO.: 50-047034 [JP 7547034]

FILED: April 17, 1975 (19750417)

INTL CLASS: [2] H01L-029/78; H01L-029/04; H01L-021/265 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components) JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 6, Vol. 01, No. 21, Pg. 989, March 25, 1977 (19770325)

ABSTRACT

PURPOSE: To provide a method of construction that prevents breakage of the wiring in Si gate MOST.



許 廯 (14)

sa so 50 qe 4月17日

特許庁長官數

1 発明の名称

ハントウチ(ソウナ 七(ソウルロト) 半導体装置の製造方法

老

大阪府門真市大字門真1006番地 松下電器產業株式会社內

Ξ

(ほか1名)

-

アンシ

3 排節出爾人

大阪府門真市大字門真1006番地 42

ä ٠., 0.00

(582) 松下 電器 産業 株式 会社 F 松

4 代 理 人 **7** 571

ĵ. 63

大阪府門真市大学門真1006番地

松下電器產業株式会社內

ΞŢ. 4 (5971) 弁理士 中 尾 敏 雰 (ほか 1名)

14 8

C型铬光。但是GGD43F3111 特許分別)

5 添付書類の目録

ijŢ (1) **細** (15

(2)× ifii (3) 委 任 狄 1 通 I qų

本區出源 (4)

1 иfi

пÉ 1

(19) 日本国特許庁

公開特許公報

①特開昭 51 - 121272

43公開日 昭51. (1976) 10.23

21)特願昭 50 - 47034

昭50 (1975) 4. 17 22)出願日

審査請求 未請求 (全3頁)

庁内整理番号

6426 57 6684 57

52日本分類

99(5)E3 99(5)BI 51) Int. C12.

HOIL 29/78 HOIL 29/04

HOIL 21/265

1、毎男の名称

半身体延迟の衰進万法

2、存許財水の展園

一王面にソース及びドレイン症氏成蹊を有する 半導体必複の剪記一主面に複雑膜を介して多糖品 コン学者なを形成する工程と、ゲート部以外 の前記を迎益シリコン半導体に延集イオン・観景 オンの穴の1位を圧入して真配多組造シリコン 本を追取済とする工程と、 貧品ゲート部に営 医盆角虫を付放する工造とを消えたことを特徴と する半導体気度の製造が嵌。

3、治労の評組な役男

本発明は改切れの生じたい半導体展置の製造方 圧に辿するものでもる。

以下使未免と本角明について図画とともに説明

第1週に従来のMOS望海景田路を製造する場 合の工徒当を示す。

従来のAOS型無被回めを製造する場合、まず

弘理を行なったシリコン基板1上にシリコン 比異2を無観化にて形成した後、ゲート観化課 或マスクで辿るけを行たり(第1図A)。

久に親銀化にてゲート安化英3(800~2000年) を形成し(第1凶る)、その上に重ねてソース。 レイン形成用拡散に対える金品列えばモリブデ ン (Mo), シリコン (Si) 寺を形立し、ゲート電圧 治国マスクを用いて選盟メチル4を選択エッテン クにより形式し(第1四C),は塩メタル4をセ ルファライニングマスクとしてソース反びドレイ 正当ち上のゲート銀化迎拿来去したは、 為征 成法やイオンインブランテーション伝で道当た巫 夜娘を用いてソース反びドレイン広取出させ形成 する。仄に広左等生じたおいシリコン故化異を除 キナム(第1項D)。

その後必要漢で(シリコン酸化臭,シリコン強化 アルミナ美導)を形成しコンタフトホール形 スクを用いてゲート延進収り出し用コンメク ール串を形成する(第1図B)。

最後に正磁用メメルヨとして使用するための金

異異内とばアルミニクム (A1) 、モリブデン(Ma) 、ニッケル(Ni)がを基根最関係其型無力後で形成(ここではゲート電極の配機部分) し配離を完成する(集1 図引)。以上の四く使来のMOS型無限図路を製造するにあたってゲート電極配機部10の偶所で電点メタル(例えばボリンリコン)4の角部が重要なため完全に配離されずに設切れを生じたり、またゲート電極取り出し用コンタクトホールの大きさがゲートの中に割めされるまどの欠点がある。

本発明は近米の欠点を解消するためになされたもので、辛季体重板上にポリンリコンを形成させて、ゲートの分以外をイオンインプランナーション伝でナッ化シリコン(SisN4)の過敏物にせしめ平型構造にすることによりゲートと登場配種を確実でせしめる半導体装置の製造方法を提供することを目的とする。

以下本発明の共産例について説明する。

第2回A,B,C,Dは本地別に基づいた製造 工程を示すものであり、まず清浄処理を行なった

用するための金属製の、例えばA1 , Mo , N1 等を実空高者法で形成して配接を完設する(第2図 D)。ここでゲートは低(ポリンリコン 5 の巾ょり 入った ファクトホールをポリンリコン 5 の巾ょり 大き 付 あけてコンタクトを確実にした学場体要達の得 造断 順図を第3 Mi に 不実施例ではポリンリコン 5 を SisN4 アに変換するのに N⁺イオンを 住入すれば N⁺イオンと同様の効果が得られる。

以上の四く本発明に基づくMOS 型具覆回断の 製造方法にかいてポリンリコンのゲート以外のと ころをN⁺イオンハイオンインプランテーション床 によって SisN4 に又換するので改差がなく平出標 造となり、上紀ポリンリコンに全割メタルを全面 しても設切れを生じないし、ゲート 電艦へのコン メクトホールをあける場合、ゲートのまわりは SisN4 の世級物であるからいくら大きくあけても よいのでファインバターンのゲートのセルファラ


4、図画の簡 定説男

半年体系をとしてのシリコン系収1上に品管化法 または他の万伝を用いてシリコン酸化異名を絶縁 典として形成し、ソース・ドレインが収録上の無 化典を維圧する。その後も匹散法やイオンインプ ランナーション圧で通当を拡散派を用いてナース 及びドレイン収取者3を形成する(第2四A)。 次にゲートが選出の観化波を放去し、機能化もし くは心の方法でゲートは化農るを必要表として通 当た平さ(800~2000Å) に形成し、その上に重 ねてポリシリコン目を気相反応伝や真型産療法。 スパックリング法等により形成する(第2凶B)。 次にフェトレクストのを地面しゲート質を強カム を残してその上からイオンインプランテーション 伝でポリシリコンちをSiaNa アに変換する。この 時の条件は例として加速を圧 5 0 % V , イオン 答案 5×10¹⁷cm⁻¹で N⁺イオンを住入し、その美 1000で 異素中で何60分級迅温を破こす(第2回C)。 次に保護費8としてクリコン酸化剤を気相反応法 毎により形成し、ゲート重複取り出し用コンチク トホールを形成して最後に配温用メメルとして便

第1回人、B、C、D、E、Fに従来のMOS型無費回路の製造工程図、第2個人、B、C、Dに本発明によるMOS型集費回路の製造工程図、第3個に本発明による製造方法により製造されたMOS型具費回路のコンタクトホールを大きくもけてコンタクトを容易にせしめた単導体発電の構造新面図である。

1 …… シリコン高板、 2 …… シリコン酸化姜、 3 …… ソース及びドレイン近衰層、 4 …… ゲート 現化濃、 5 …… ポリシリコン、 6 … …ァットレジスト、 7 …… SisNa、 8 …… 栄達美、 9 …… 金嘉乗。

代述人の氏名 弁理士 中 尾 敏 男 ばか1名



6 前記以外の発明者および代理人

(1) 発明者

大阪府門真市大学門真1006番地 松下電器産業株式会社内

(2) 代理人

大阪府門兵市大字門長1000年底 松下電器産業株式会社内 (6152) 弁里士 栗 野 重 孝 佳 所 大阪府門真市大学門真1006番地